Pooljuhttehnoloogia ja -disaini insener

Metroserdi rakendusuuringute keskus ootab oma meeskonnaga liituma protsesside valideerimise inseneri, kelle töö ühendab pooljuhtide tootmisprotsessid, wafer-taseme testimise ja inspekteerimise ning füüsilise disaini valdkonnad.

Euroopa Liidu toel koostöös Ettevõtluse ja Innovatsiooni Sihtasutusega ja Eesti Elektroonikatööstuse Liiduga oleme käivitanud projekti KIIP.

🚀 Sinu peamised ülesanded:

• Wafer-taseme testimise ja inspekteerimise läbiviimine ning tulemuste analüüsimine;

• Wafer probe seadistuste, probe card’ide ja prober-seadmete kasutamise ning tõrkeotsingu toetamine;

• Wafer map’ide, parameetriliste andmete ja tootmisandmete analüüsimine ning kõrvalekallete tuvastamine;

• Statistiliste protsessijuhtimise meetodite (SPC) rakendamine tootmisprotsessi stabiilsuse hindamiseks;

• Rikete analüüsi ja algpõhjuste väljaselgitamise toetamine koostöös sise- ja välispartneritega;

• Koostöö foundry-, OSAT- ning assembly/test-partneritega protsesside kvalifitseerimisel ja tootmisse juurutamisel;

• Uute toodete tootmisesse toomise (NPI), kvalifitseerimise ja seeriatootmise ettevalmistamise toetamine;

• Pooljuhtide litograafia, tootmisprotsessi ja füüsilise disaini vaheliste seoste analüüsimine;

• Tootmisest või litograafiast tulenevate võimalike disainiriskide ja yield’i mõjutavate probleemide tuvastamine;

• Design for Manufacturability (DFM) ja Design for Yield (DFY) põhimõtete rakendamise toetamine;

• Wafer-inspektsiooni, protsessiandmete ja füüsilise layout’i vaheliste seoste analüüsimine ning parendusvõimaluste leidmine;

• Koostöö füüsilise disaini, protsessiarenduse, PDK ja tootmispartneritega disainireeglite ning tootmispiirangute täpsustamisel.

⭐ Ootused meie tulevasele meeskonnaliikmele:

• Tugevat tehnilist tausta füüsika, pooljuhttehnoloogia, pooljuhtide tootmisprotsesside, litograafia või nendega seotud valdkonnas;

  ·         Teadmisi pooljuhtide tootmisprotsessidest ning wafer-taseme testimisest, inspekteerimisest ja metroloogiast;

• Arusaamist litograafiaprotsessidest ning nende mõjust integraallülituste tootmisele ja yield’ile;

• Arusaamist IC layout’i, füüsilise disaini reeglite ning tootmisprotsessi piirangute omavahelistest seostest;

• Teadmisi statistilisest andmeanalüüsist ja kvaliteedimeetoditest, näiteks SPC, Cpk ja GR&R;

• Programmeerimise või skriptimise kogemust - näiteks Python, C, Tcl, Perl või shell scripting;

• Head analüüsi-, probleemilahendus- ja koostööoskust;

• Väga head inglise keele oskust nii kõnes kui kirjas;

• Valmisolekut töötada praktiliselt nii laboris kui ka puhasruumi keskkonnas.

🚀Kasuks tuleb:

• Kogemus pooljuhtide tootmise, litograafiaseadmete, protsessijuhtimise, metroloogia või wafer-inspektsiooniga;

• Teadmised IC füüsilisest disainist: floorplanning, placement, routing, standard-cell layout ja physical verification;

• Kogemus DFM-, DFY- või lithography-aware design metoodikatega;

• Kogemus füüsilise disaini või verifitseerimise EDA-tööriistadega, näiteks Cadence Innovus, Synopsys ICC2/Fusion Compiler või Siemens Calibre;

• Kogemus lithography simulation’i, OPC, computational lithography, pattern matching’u või hotspot detection’iga;

• Kogemus kõrgema keerukusega pooljuhttehnoloogia sõlmede ja nendega seotud tootmispiirangutega;

• Kokkupuude RISC-V arhitektuuri, open-source EDA lahenduste või AI-põhiste disaini- ja testimismeetoditega.

💡Miks tulla meie meeskonda?

• Sul on võimalus panustada kiiresti arenevasse ja innovaatilisse valdkonda, kus sinu töö loob reaalse mõju;

• Oled osa toetavast ja ambitsioonikast meeskonnast, kus saad kasvada, õppida ja koos saavutada suuri eesmärke;

• Pakume sulle mitmekülgset motivatsioonipaketti, mis sisaldab:

  • tervise- ja õnnetusjuhtumikindlustust;

  • spordikompensatsiooni;

  • toetusi oluliste sündmuste puhul.

• Toetame sinu professionaalset arengut koolituste ja täiendõppe võimalustega;

• Sind ootab kaasaegne töökeskkond ning 35 kalendripäeva põhipuhkust.